Linux tsuru-no-tsurugi 5.15.0-186-generic #196-Ubuntu SMP Sat Jun 20 16:09:34 UTC 2026 x86_64
Apache/2.4.52 (Ubuntu)
Server IP : 192.168.0.18 & Your IP : 216.73.216.68
Domains :
Cant Read [ /etc/named.conf ]
User : www-data
Terminal
Auto Root
Create File
Create Folder
Localroot Suggester
Backdoor Destroyer
Readme
/
usr /
src /
linux-headers-5.15.0-186 /
include /
sound /
Delete
Unzip
Name
Size
Permission
Date
Action
ac97
[ DIR ]
drwxr-xr-x
2026-07-21 06:37
sof
[ DIR ]
drwxr-xr-x
2026-07-21 06:37
ac97_codec.h
15.67
KB
-rw-r--r--
2021-11-01 05:53
aci.h
2.4
KB
-rw-r--r--
2021-11-01 05:53
ad1816a.h
4.73
KB
-rw-r--r--
2021-11-01 05:53
ad1843.h
1.48
KB
-rw-r--r--
2021-11-01 05:53
adau1373.h
706
B
-rw-r--r--
2021-11-01 05:53
ak4113.h
10.22
KB
-rw-r--r--
2021-11-01 05:53
ak4114.h
9.54
KB
-rw-r--r--
2021-11-01 05:53
ak4117.h
8.34
KB
-rw-r--r--
2021-11-01 05:53
ak4531_codec.h
2.42
KB
-rw-r--r--
2021-11-01 05:53
ak4641.h
476
B
-rw-r--r--
2021-11-01 05:53
ak4xxx-adda.h
2.66
KB
-rw-r--r--
2021-11-01 05:53
alc5623.h
536
B
-rw-r--r--
2021-11-01 05:53
asequencer.h
2.91
KB
-rw-r--r--
2021-11-01 05:53
asound.h
590
B
-rw-r--r--
2021-11-01 05:53
asoundef.h
16.02
KB
-rw-r--r--
2021-11-01 05:53
compress_driver.h
7.8
KB
-rw-r--r--
2021-11-01 05:53
control.h
9.72
KB
-rw-r--r--
2026-06-21 00:49
core.h
15.52
KB
-rw-r--r--
2026-06-21 00:49
cs35l33.h
888
B
-rw-r--r--
2021-11-01 05:53
cs35l34.h
741
B
-rw-r--r--
2021-11-01 05:53
cs35l35.h
2.21
KB
-rw-r--r--
2021-11-01 05:53
cs35l36.h
772
B
-rw-r--r--
2021-11-01 05:53
cs35l41.h
30.17
KB
-rw-r--r--
2026-06-21 00:49
cs4231-regs.h
7.6
KB
-rw-r--r--
2021-11-01 05:53
cs4271.h
961
B
-rw-r--r--
2021-11-01 05:53
cs42l42.h
34.33
KB
-rw-r--r--
2026-06-21 00:49
cs42l52.h
592
B
-rw-r--r--
2021-11-01 05:53
cs42l56.h
1.02
KB
-rw-r--r--
2021-11-01 05:53
cs42l73.h
361
B
-rw-r--r--
2021-11-01 05:53
cs8403.h
7.95
KB
-rw-r--r--
2021-11-01 05:53
cs8427.h
9.72
KB
-rw-r--r--
2021-11-01 05:53
da7213.h
1.01
KB
-rw-r--r--
2021-11-01 05:53
da7218.h
2.41
KB
-rw-r--r--
2021-11-01 05:53
da7219-aad.h
2.21
KB
-rw-r--r--
2021-11-01 05:53
da7219.h
998
B
-rw-r--r--
2021-11-01 05:53
da9055.h
707
B
-rw-r--r--
2021-11-01 05:53
designware_i2s.h
1.59
KB
-rw-r--r--
2021-11-01 05:53
dmaengine_pcm.h
6.75
KB
-rw-r--r--
2026-06-21 00:49
emu10k1.h
88.6
KB
-rw-r--r--
2021-11-01 05:53
emu10k1_synth.h
693
B
-rw-r--r--
2021-11-01 05:53
emu8000.h
3.25
KB
-rw-r--r--
2021-11-01 05:53
emu8000_reg.h
9.54
KB
-rw-r--r--
2021-11-01 05:53
emux_legacy.h
4.7
KB
-rw-r--r--
2021-11-01 05:53
emux_synth.h
6.79
KB
-rw-r--r--
2021-11-01 05:53
es1688.h
2.85
KB
-rw-r--r--
2021-11-01 05:53
graph_card.h
271
B
-rw-r--r--
2021-11-01 05:53
gus.h
19.65
KB
-rw-r--r--
2021-11-01 05:53
hda_chmap.h
2.6
KB
-rw-r--r--
2021-11-01 05:53
hda_codec.h
17.25
KB
-rw-r--r--
2026-06-21 00:49
hda_component.h
2.04
KB
-rw-r--r--
2021-11-01 05:53
hda_hwdep.h
736
B
-rw-r--r--
2021-11-01 05:53
hda_i915.h
589
B
-rw-r--r--
2021-11-01 05:53
hda_register.h
10.41
KB
-rw-r--r--
2021-11-01 05:53
hda_regmap.h
6.77
KB
-rw-r--r--
2021-11-01 05:53
hda_verbs.h
16.89
KB
-rw-r--r--
2021-11-01 05:53
hdaudio.h
21.03
KB
-rw-r--r--
2026-06-21 00:49
hdaudio_ext.h
5.55
KB
-rw-r--r--
2026-06-21 00:49
hdmi-codec.h
2.94
KB
-rw-r--r--
2021-11-01 05:53
hwdep.h
1.88
KB
-rw-r--r--
2021-11-01 05:53
i2c.h
2.79
KB
-rw-r--r--
2021-11-01 05:53
info.h
7.86
KB
-rw-r--r--
2021-11-01 05:53
initval.h
2.43
KB
-rw-r--r--
2021-11-01 05:53
intel-dsp-config.h
869
B
-rw-r--r--
2021-11-01 05:53
intel-nhlt.h
2.78
KB
-rw-r--r--
2021-11-01 05:53
jack.h
3.1
KB
-rw-r--r--
2026-06-21 00:49
l3.h
524
B
-rw-r--r--
2021-11-01 05:53
madera-pdata.h
1.95
KB
-rw-r--r--
2021-11-01 05:53
max9768.h
729
B
-rw-r--r--
2021-11-01 05:53
max98088.h
1.05
KB
-rw-r--r--
2021-11-01 05:53
max98090.h
534
B
-rw-r--r--
2021-11-01 05:53
max98095.h
1.33
KB
-rw-r--r--
2021-11-01 05:53
memalloc.h
2.58
KB
-rw-r--r--
2021-11-01 05:53
minors.h
3.65
KB
-rw-r--r--
2021-11-01 05:53
mixer_oss.h
1.73
KB
-rw-r--r--
2021-11-01 05:53
mpu401.h
3.81
KB
-rw-r--r--
2021-11-01 05:53
omap-hdmi-audio.h
971
B
-rw-r--r--
2021-11-01 05:53
opl3.h
11.63
KB
-rw-r--r--
2021-11-01 05:53
opl4.h
459
B
-rw-r--r--
2021-11-01 05:53
pcm-indirect.h
5.04
KB
-rw-r--r--
2021-11-01 05:53
pcm.h
52.43
KB
-rw-r--r--
2026-06-21 00:49
pcm_drm_eld.h
183
B
-rw-r--r--
2021-11-01 05:53
pcm_iec958.h
597
B
-rw-r--r--
2021-11-01 05:53
pcm_oss.h
2.01
KB
-rw-r--r--
2021-11-01 05:53
pcm_params.h
8.66
KB
-rw-r--r--
2021-11-01 05:53
pt2258.h
513
B
-rw-r--r--
2021-11-01 05:53
pxa2xx-lib.h
2.14
KB
-rw-r--r--
2021-11-01 05:53
rawmidi.h
5.74
KB
-rw-r--r--
2021-11-01 05:53
rt1015.h
283
B
-rw-r--r--
2021-11-01 05:53
rt286.h
314
B
-rw-r--r--
2021-11-01 05:53
rt298.h
373
B
-rw-r--r--
2021-11-01 05:53
rt5514.h
399
B
-rw-r--r--
2021-11-01 05:53
rt5659.h
880
B
-rw-r--r--
2021-11-01 05:53
rt5660.h
578
B
-rw-r--r--
2021-11-01 05:53
rt5663.h
476
B
-rw-r--r--
2021-11-01 05:53
rt5665.h
761
B
-rw-r--r--
2021-11-01 05:53
rt5668.h
646
B
-rw-r--r--
2021-11-01 05:53
rt5682.h
901
B
-rw-r--r--
2021-11-01 05:53
s3c24xx_uda134x.h
229
B
-rw-r--r--
2021-11-01 05:53
sb.h
10.3
KB
-rw-r--r--
2021-11-01 05:53
sb16_csp.h
2.05
KB
-rw-r--r--
2021-11-01 05:53
seq_device.h
2.11
KB
-rw-r--r--
2021-11-01 05:53
seq_kernel.h
3.3
KB
-rw-r--r--
2021-11-01 05:53
seq_midi_emul.h
6.6
KB
-rw-r--r--
2021-11-01 05:53
seq_midi_event.h
1.32
KB
-rw-r--r--
2021-11-01 05:53
seq_oss.h
2.21
KB
-rw-r--r--
2021-11-01 05:53
seq_oss_legacy.h
360
B
-rw-r--r--
2021-11-01 05:53
seq_virmidi.h
2.07
KB
-rw-r--r--
2021-11-01 05:53
sh_dac_audio.h
441
B
-rw-r--r--
2021-11-01 05:53
sh_fsi.h
693
B
-rw-r--r--
2021-11-01 05:53
simple_card.h
529
B
-rw-r--r--
2021-11-01 05:53
simple_card_utils.h
8.16
KB
-rw-r--r--
2021-11-01 05:53
snd_wavefront.h
5.49
KB
-rw-r--r--
2026-06-21 00:49
soc-acpi-intel-match.h
2.03
KB
-rw-r--r--
2021-11-01 05:53
soc-acpi.h
5.5
KB
-rw-r--r--
2021-11-01 05:53
soc-card.h
2.88
KB
-rw-r--r--
2026-06-21 00:49
soc-component.h
18.93
KB
-rw-r--r--
2021-11-01 05:53
soc-dai.h
19.49
KB
-rw-r--r--
2026-06-21 00:49
soc-dapm.h
32.18
KB
-rw-r--r--
2026-06-21 00:49
soc-dpcm.h
5.39
KB
-rw-r--r--
2026-06-21 00:49
soc-jack.h
3.73
KB
-rw-r--r--
2021-11-01 05:53
soc-link.h
1.14
KB
-rw-r--r--
2021-11-01 05:53
soc-topology.h
5.7
KB
-rw-r--r--
2026-06-21 00:49
soc.h
46.8
KB
-rw-r--r--
2026-06-21 00:49
sof.h
2.54
KB
-rw-r--r--
2021-11-01 05:53
soundfont.h
3.81
KB
-rw-r--r--
2021-11-01 05:53
spear_dma.h
350
B
-rw-r--r--
2021-11-01 05:53
spear_spdif.h
345
B
-rw-r--r--
2021-11-01 05:53
sta32x.h
1015
B
-rw-r--r--
2021-11-01 05:53
sta350.h
1.44
KB
-rw-r--r--
2021-11-01 05:53
tas2552-plat.h
283
B
-rw-r--r--
2021-11-01 05:53
tas5086.h
210
B
-rw-r--r--
2021-11-01 05:53
tea6330t.h
468
B
-rw-r--r--
2021-11-01 05:53
timer.h
4.99
KB
-rw-r--r--
2021-11-01 05:53
tlv.h
1.59
KB
-rw-r--r--
2021-11-01 05:53
tlv320aic32x4.h
1.29
KB
-rw-r--r--
2021-11-01 05:53
tlv320aic3x.h
1.74
KB
-rw-r--r--
2021-11-01 05:53
tlv320dac33-plat.h
574
B
-rw-r--r--
2021-11-01 05:53
tpa6130a2-plat.h
291
B
-rw-r--r--
2021-11-01 05:53
uda134x.h
451
B
-rw-r--r--
2021-11-01 05:53
uda1380.h
335
B
-rw-r--r--
2021-11-01 05:53
util_mem.h
1.58
KB
-rw-r--r--
2021-11-01 05:53
vx_core.h
14.7
KB
-rw-r--r--
2021-11-01 05:53
wavefront.h
18.08
KB
-rw-r--r--
2021-11-01 05:53
wm0010.h
466
B
-rw-r--r--
2021-11-01 05:53
wm1250-ev1.h
510
B
-rw-r--r--
2021-11-01 05:53
wm2000.h
479
B
-rw-r--r--
2021-11-01 05:53
wm2200.h
1.32
KB
-rw-r--r--
2021-11-01 05:53
wm5100.h
1.1
KB
-rw-r--r--
2021-11-01 05:53
wm8903.h
15.02
KB
-rw-r--r--
2021-11-01 05:53
wm8904.h
7.22
KB
-rw-r--r--
2021-11-01 05:53
wm8955.h
442
B
-rw-r--r--
2021-11-01 05:53
wm8960.h
888
B
-rw-r--r--
2021-11-01 05:53
wm8962.h
1.65
KB
-rw-r--r--
2021-11-01 05:53
wm8993.h
1.05
KB
-rw-r--r--
2021-11-01 05:53
wm8996.h
1.26
KB
-rw-r--r--
2021-11-01 05:53
wm9081.h
515
B
-rw-r--r--
2021-11-01 05:53
wm9090.h
634
B
-rw-r--r--
2021-11-01 05:53
wss.h
7.76
KB
-rw-r--r--
2021-11-01 05:53
Save
Rename
/* SPDX-License-Identifier: GPL-2.0-only */ /* * linux/sound/wm8903.h -- Platform data for WM8903 * * Copyright 2010 Wolfson Microelectronics. PLC. */ #ifndef __LINUX_SND_WM8903_H #define __LINUX_SND_WM8903_H /* * Used to enable configuration of a GPIO to all zeros; a gpio_cfg value of * zero in platform data means "don't touch this pin". */ #define WM8903_GPIO_CONFIG_ZERO 0x8000 /* * R6 (0x06) - Mic Bias Control 0 */ #define WM8903_MICDET_THR_MASK 0x0030 /* MICDET_THR - [5:4] */ #define WM8903_MICDET_THR_SHIFT 4 /* MICDET_THR - [5:4] */ #define WM8903_MICDET_THR_WIDTH 2 /* MICDET_THR - [5:4] */ #define WM8903_MICSHORT_THR_MASK 0x000C /* MICSHORT_THR - [3:2] */ #define WM8903_MICSHORT_THR_SHIFT 2 /* MICSHORT_THR - [3:2] */ #define WM8903_MICSHORT_THR_WIDTH 2 /* MICSHORT_THR - [3:2] */ #define WM8903_MICDET_ENA 0x0002 /* MICDET_ENA */ #define WM8903_MICDET_ENA_MASK 0x0002 /* MICDET_ENA */ #define WM8903_MICDET_ENA_SHIFT 1 /* MICDET_ENA */ #define WM8903_MICDET_ENA_WIDTH 1 /* MICDET_ENA */ #define WM8903_MICBIAS_ENA 0x0001 /* MICBIAS_ENA */ #define WM8903_MICBIAS_ENA_MASK 0x0001 /* MICBIAS_ENA */ #define WM8903_MICBIAS_ENA_SHIFT 0 /* MICBIAS_ENA */ #define WM8903_MICBIAS_ENA_WIDTH 1 /* MICBIAS_ENA */ /* * WM8903_GPn_FN values * * See datasheets for list of valid values per pin */ #define WM8903_GPn_FN_GPIO_OUTPUT 0 #define WM8903_GPn_FN_BCLK 1 #define WM8903_GPn_FN_IRQ_OUTPT 2 #define WM8903_GPn_FN_GPIO_INPUT 3 #define WM8903_GPn_FN_MICBIAS_CURRENT_DETECT 4 #define WM8903_GPn_FN_MICBIAS_SHORT_DETECT 5 #define WM8903_GPn_FN_DMIC_LR_CLK_OUTPUT 6 #define WM8903_GPn_FN_FLL_LOCK_OUTPUT 8 #define WM8903_GPn_FN_FLL_CLOCK_OUTPUT 9 /* * R116 (0x74) - GPIO Control 1 */ #define WM8903_GP1_FN_MASK 0x1F00 /* GP1_FN - [12:8] */ #define WM8903_GP1_FN_SHIFT 8 /* GP1_FN - [12:8] */ #define WM8903_GP1_FN_WIDTH 5 /* GP1_FN - [12:8] */ #define WM8903_GP1_DIR 0x0080 /* GP1_DIR */ #define WM8903_GP1_DIR_MASK 0x0080 /* GP1_DIR */ #define WM8903_GP1_DIR_SHIFT 7 /* GP1_DIR */ #define WM8903_GP1_DIR_WIDTH 1 /* GP1_DIR */ #define WM8903_GP1_OP_CFG 0x0040 /* GP1_OP_CFG */ #define WM8903_GP1_OP_CFG_MASK 0x0040 /* GP1_OP_CFG */ #define WM8903_GP1_OP_CFG_SHIFT 6 /* GP1_OP_CFG */ #define WM8903_GP1_OP_CFG_WIDTH 1 /* GP1_OP_CFG */ #define WM8903_GP1_IP_CFG 0x0020 /* GP1_IP_CFG */ #define WM8903_GP1_IP_CFG_MASK 0x0020 /* GP1_IP_CFG */ #define WM8903_GP1_IP_CFG_SHIFT 5 /* GP1_IP_CFG */ #define WM8903_GP1_IP_CFG_WIDTH 1 /* GP1_IP_CFG */ #define WM8903_GP1_LVL 0x0010 /* GP1_LVL */ #define WM8903_GP1_LVL_MASK 0x0010 /* GP1_LVL */ #define WM8903_GP1_LVL_SHIFT 4 /* GP1_LVL */ #define WM8903_GP1_LVL_WIDTH 1 /* GP1_LVL */ #define WM8903_GP1_PD 0x0008 /* GP1_PD */ #define WM8903_GP1_PD_MASK 0x0008 /* GP1_PD */ #define WM8903_GP1_PD_SHIFT 3 /* GP1_PD */ #define WM8903_GP1_PD_WIDTH 1 /* GP1_PD */ #define WM8903_GP1_PU 0x0004 /* GP1_PU */ #define WM8903_GP1_PU_MASK 0x0004 /* GP1_PU */ #define WM8903_GP1_PU_SHIFT 2 /* GP1_PU */ #define WM8903_GP1_PU_WIDTH 1 /* GP1_PU */ #define WM8903_GP1_INTMODE 0x0002 /* GP1_INTMODE */ #define WM8903_GP1_INTMODE_MASK 0x0002 /* GP1_INTMODE */ #define WM8903_GP1_INTMODE_SHIFT 1 /* GP1_INTMODE */ #define WM8903_GP1_INTMODE_WIDTH 1 /* GP1_INTMODE */ #define WM8903_GP1_DB 0x0001 /* GP1_DB */ #define WM8903_GP1_DB_MASK 0x0001 /* GP1_DB */ #define WM8903_GP1_DB_SHIFT 0 /* GP1_DB */ #define WM8903_GP1_DB_WIDTH 1 /* GP1_DB */ /* * R117 (0x75) - GPIO Control 2 */ #define WM8903_GP2_FN_MASK 0x1F00 /* GP2_FN - [12:8] */ #define WM8903_GP2_FN_SHIFT 8 /* GP2_FN - [12:8] */ #define WM8903_GP2_FN_WIDTH 5 /* GP2_FN - [12:8] */ #define WM8903_GP2_DIR 0x0080 /* GP2_DIR */ #define WM8903_GP2_DIR_MASK 0x0080 /* GP2_DIR */ #define WM8903_GP2_DIR_SHIFT 7 /* GP2_DIR */ #define WM8903_GP2_DIR_WIDTH 1 /* GP2_DIR */ #define WM8903_GP2_OP_CFG 0x0040 /* GP2_OP_CFG */ #define WM8903_GP2_OP_CFG_MASK 0x0040 /* GP2_OP_CFG */ #define WM8903_GP2_OP_CFG_SHIFT 6 /* GP2_OP_CFG */ #define WM8903_GP2_OP_CFG_WIDTH 1 /* GP2_OP_CFG */ #define WM8903_GP2_IP_CFG 0x0020 /* GP2_IP_CFG */ #define WM8903_GP2_IP_CFG_MASK 0x0020 /* GP2_IP_CFG */ #define WM8903_GP2_IP_CFG_SHIFT 5 /* GP2_IP_CFG */ #define WM8903_GP2_IP_CFG_WIDTH 1 /* GP2_IP_CFG */ #define WM8903_GP2_LVL 0x0010 /* GP2_LVL */ #define WM8903_GP2_LVL_MASK 0x0010 /* GP2_LVL */ #define WM8903_GP2_LVL_SHIFT 4 /* GP2_LVL */ #define WM8903_GP2_LVL_WIDTH 1 /* GP2_LVL */ #define WM8903_GP2_PD 0x0008 /* GP2_PD */ #define WM8903_GP2_PD_MASK 0x0008 /* GP2_PD */ #define WM8903_GP2_PD_SHIFT 3 /* GP2_PD */ #define WM8903_GP2_PD_WIDTH 1 /* GP2_PD */ #define WM8903_GP2_PU 0x0004 /* GP2_PU */ #define WM8903_GP2_PU_MASK 0x0004 /* GP2_PU */ #define WM8903_GP2_PU_SHIFT 2 /* GP2_PU */ #define WM8903_GP2_PU_WIDTH 1 /* GP2_PU */ #define WM8903_GP2_INTMODE 0x0002 /* GP2_INTMODE */ #define WM8903_GP2_INTMODE_MASK 0x0002 /* GP2_INTMODE */ #define WM8903_GP2_INTMODE_SHIFT 1 /* GP2_INTMODE */ #define WM8903_GP2_INTMODE_WIDTH 1 /* GP2_INTMODE */ #define WM8903_GP2_DB 0x0001 /* GP2_DB */ #define WM8903_GP2_DB_MASK 0x0001 /* GP2_DB */ #define WM8903_GP2_DB_SHIFT 0 /* GP2_DB */ #define WM8903_GP2_DB_WIDTH 1 /* GP2_DB */ /* * R118 (0x76) - GPIO Control 3 */ #define WM8903_GP3_FN_MASK 0x1F00 /* GP3_FN - [12:8] */ #define WM8903_GP3_FN_SHIFT 8 /* GP3_FN - [12:8] */ #define WM8903_GP3_FN_WIDTH 5 /* GP3_FN - [12:8] */ #define WM8903_GP3_DIR 0x0080 /* GP3_DIR */ #define WM8903_GP3_DIR_MASK 0x0080 /* GP3_DIR */ #define WM8903_GP3_DIR_SHIFT 7 /* GP3_DIR */ #define WM8903_GP3_DIR_WIDTH 1 /* GP3_DIR */ #define WM8903_GP3_OP_CFG 0x0040 /* GP3_OP_CFG */ #define WM8903_GP3_OP_CFG_MASK 0x0040 /* GP3_OP_CFG */ #define WM8903_GP3_OP_CFG_SHIFT 6 /* GP3_OP_CFG */ #define WM8903_GP3_OP_CFG_WIDTH 1 /* GP3_OP_CFG */ #define WM8903_GP3_IP_CFG 0x0020 /* GP3_IP_CFG */ #define WM8903_GP3_IP_CFG_MASK 0x0020 /* GP3_IP_CFG */ #define WM8903_GP3_IP_CFG_SHIFT 5 /* GP3_IP_CFG */ #define WM8903_GP3_IP_CFG_WIDTH 1 /* GP3_IP_CFG */ #define WM8903_GP3_LVL 0x0010 /* GP3_LVL */ #define WM8903_GP3_LVL_MASK 0x0010 /* GP3_LVL */ #define WM8903_GP3_LVL_SHIFT 4 /* GP3_LVL */ #define WM8903_GP3_LVL_WIDTH 1 /* GP3_LVL */ #define WM8903_GP3_PD 0x0008 /* GP3_PD */ #define WM8903_GP3_PD_MASK 0x0008 /* GP3_PD */ #define WM8903_GP3_PD_SHIFT 3 /* GP3_PD */ #define WM8903_GP3_PD_WIDTH 1 /* GP3_PD */ #define WM8903_GP3_PU 0x0004 /* GP3_PU */ #define WM8903_GP3_PU_MASK 0x0004 /* GP3_PU */ #define WM8903_GP3_PU_SHIFT 2 /* GP3_PU */ #define WM8903_GP3_PU_WIDTH 1 /* GP3_PU */ #define WM8903_GP3_INTMODE 0x0002 /* GP3_INTMODE */ #define WM8903_GP3_INTMODE_MASK 0x0002 /* GP3_INTMODE */ #define WM8903_GP3_INTMODE_SHIFT 1 /* GP3_INTMODE */ #define WM8903_GP3_INTMODE_WIDTH 1 /* GP3_INTMODE */ #define WM8903_GP3_DB 0x0001 /* GP3_DB */ #define WM8903_GP3_DB_MASK 0x0001 /* GP3_DB */ #define WM8903_GP3_DB_SHIFT 0 /* GP3_DB */ #define WM8903_GP3_DB_WIDTH 1 /* GP3_DB */ /* * R119 (0x77) - GPIO Control 4 */ #define WM8903_GP4_FN_MASK 0x1F00 /* GP4_FN - [12:8] */ #define WM8903_GP4_FN_SHIFT 8 /* GP4_FN - [12:8] */ #define WM8903_GP4_FN_WIDTH 5 /* GP4_FN - [12:8] */ #define WM8903_GP4_DIR 0x0080 /* GP4_DIR */ #define WM8903_GP4_DIR_MASK 0x0080 /* GP4_DIR */ #define WM8903_GP4_DIR_SHIFT 7 /* GP4_DIR */ #define WM8903_GP4_DIR_WIDTH 1 /* GP4_DIR */ #define WM8903_GP4_OP_CFG 0x0040 /* GP4_OP_CFG */ #define WM8903_GP4_OP_CFG_MASK 0x0040 /* GP4_OP_CFG */ #define WM8903_GP4_OP_CFG_SHIFT 6 /* GP4_OP_CFG */ #define WM8903_GP4_OP_CFG_WIDTH 1 /* GP4_OP_CFG */ #define WM8903_GP4_IP_CFG 0x0020 /* GP4_IP_CFG */ #define WM8903_GP4_IP_CFG_MASK 0x0020 /* GP4_IP_CFG */ #define WM8903_GP4_IP_CFG_SHIFT 5 /* GP4_IP_CFG */ #define WM8903_GP4_IP_CFG_WIDTH 1 /* GP4_IP_CFG */ #define WM8903_GP4_LVL 0x0010 /* GP4_LVL */ #define WM8903_GP4_LVL_MASK 0x0010 /* GP4_LVL */ #define WM8903_GP4_LVL_SHIFT 4 /* GP4_LVL */ #define WM8903_GP4_LVL_WIDTH 1 /* GP4_LVL */ #define WM8903_GP4_PD 0x0008 /* GP4_PD */ #define WM8903_GP4_PD_MASK 0x0008 /* GP4_PD */ #define WM8903_GP4_PD_SHIFT 3 /* GP4_PD */ #define WM8903_GP4_PD_WIDTH 1 /* GP4_PD */ #define WM8903_GP4_PU 0x0004 /* GP4_PU */ #define WM8903_GP4_PU_MASK 0x0004 /* GP4_PU */ #define WM8903_GP4_PU_SHIFT 2 /* GP4_PU */ #define WM8903_GP4_PU_WIDTH 1 /* GP4_PU */ #define WM8903_GP4_INTMODE 0x0002 /* GP4_INTMODE */ #define WM8903_GP4_INTMODE_MASK 0x0002 /* GP4_INTMODE */ #define WM8903_GP4_INTMODE_SHIFT 1 /* GP4_INTMODE */ #define WM8903_GP4_INTMODE_WIDTH 1 /* GP4_INTMODE */ #define WM8903_GP4_DB 0x0001 /* GP4_DB */ #define WM8903_GP4_DB_MASK 0x0001 /* GP4_DB */ #define WM8903_GP4_DB_SHIFT 0 /* GP4_DB */ #define WM8903_GP4_DB_WIDTH 1 /* GP4_DB */ /* * R120 (0x78) - GPIO Control 5 */ #define WM8903_GP5_FN_MASK 0x1F00 /* GP5_FN - [12:8] */ #define WM8903_GP5_FN_SHIFT 8 /* GP5_FN - [12:8] */ #define WM8903_GP5_FN_WIDTH 5 /* GP5_FN - [12:8] */ #define WM8903_GP5_DIR 0x0080 /* GP5_DIR */ #define WM8903_GP5_DIR_MASK 0x0080 /* GP5_DIR */ #define WM8903_GP5_DIR_SHIFT 7 /* GP5_DIR */ #define WM8903_GP5_DIR_WIDTH 1 /* GP5_DIR */ #define WM8903_GP5_OP_CFG 0x0040 /* GP5_OP_CFG */ #define WM8903_GP5_OP_CFG_MASK 0x0040 /* GP5_OP_CFG */ #define WM8903_GP5_OP_CFG_SHIFT 6 /* GP5_OP_CFG */ #define WM8903_GP5_OP_CFG_WIDTH 1 /* GP5_OP_CFG */ #define WM8903_GP5_IP_CFG 0x0020 /* GP5_IP_CFG */ #define WM8903_GP5_IP_CFG_MASK 0x0020 /* GP5_IP_CFG */ #define WM8903_GP5_IP_CFG_SHIFT 5 /* GP5_IP_CFG */ #define WM8903_GP5_IP_CFG_WIDTH 1 /* GP5_IP_CFG */ #define WM8903_GP5_LVL 0x0010 /* GP5_LVL */ #define WM8903_GP5_LVL_MASK 0x0010 /* GP5_LVL */ #define WM8903_GP5_LVL_SHIFT 4 /* GP5_LVL */ #define WM8903_GP5_LVL_WIDTH 1 /* GP5_LVL */ #define WM8903_GP5_PD 0x0008 /* GP5_PD */ #define WM8903_GP5_PD_MASK 0x0008 /* GP5_PD */ #define WM8903_GP5_PD_SHIFT 3 /* GP5_PD */ #define WM8903_GP5_PD_WIDTH 1 /* GP5_PD */ #define WM8903_GP5_PU 0x0004 /* GP5_PU */ #define WM8903_GP5_PU_MASK 0x0004 /* GP5_PU */ #define WM8903_GP5_PU_SHIFT 2 /* GP5_PU */ #define WM8903_GP5_PU_WIDTH 1 /* GP5_PU */ #define WM8903_GP5_INTMODE 0x0002 /* GP5_INTMODE */ #define WM8903_GP5_INTMODE_MASK 0x0002 /* GP5_INTMODE */ #define WM8903_GP5_INTMODE_SHIFT 1 /* GP5_INTMODE */ #define WM8903_GP5_INTMODE_WIDTH 1 /* GP5_INTMODE */ #define WM8903_GP5_DB 0x0001 /* GP5_DB */ #define WM8903_GP5_DB_MASK 0x0001 /* GP5_DB */ #define WM8903_GP5_DB_SHIFT 0 /* GP5_DB */ #define WM8903_GP5_DB_WIDTH 1 /* GP5_DB */ #define WM8903_NUM_GPIO 5 struct wm8903_platform_data { bool irq_active_low; /* Set if IRQ active low, default high */ /* Default register value for R6 (Mic bias), used to configure * microphone detection. In conjunction with gpio_cfg this * can be used to route the microphone status signals out onto * the GPIOs for use with snd_soc_jack_add_gpios(). */ u16 micdet_cfg; int micdet_delay; /* Delay after microphone detection (ms) */ int gpio_base; u32 gpio_cfg[WM8903_NUM_GPIO]; /* Default register values for GPIO pin mux */ }; #endif